数控技术 一种用于ＰＷＭ控制器的误差放大器设计 张宇’赵智超 吴铁峰 （１．中国联合网络通信有限公司佳木斯市分公司黑龙江佳木斯１５４０００ ２．佳木斯大学信息ｅａｑ－技术学院黑龙江佳木斯１５４００７） 摘要：本文中提出了一种用于于ＰｗＭ模式的电源控制器中的误差放大器双极电路设计，该误差放大电路各个电参数指标如共模抑制比，开环增 益，增益带宽，电源电压抑制比等都符合设计要求。此误差放大器目前已经应用在实Ｉ￣．ＰＷＭ电源控制器中。 关键词：误差放大器双极电路ＰＷＭ模式 中图分类号：ＴＮ８６ 文献标识码：Ａ 文章编号：１００７—９４１６（２０１３）０６—００３８—０２ １前言 在双极集成电路中，均广泛地使用了放大器［１～，采用差分输入 结构作为比较级输入。两个参数、性能完全相同的共射放大电路组 成差分放大器，两个三极管射极相互连接并通过公共电阻将之耦 合，故这种放大电路也常被称为射极耦合差分放大器。此种结构的 差分运算放大器的优点很多，如共模抑制比大、漂移小、抗干扰能力 强等特性。 在基于ＰｗＭ模式的电源管理芯片中，本文中所设计的误差放 大器作用是比较电源芯片内部的基准电压和从输出反馈回来的电 压，将两路电压之间的差放大，并通过比较器与电源管理芯片中斜 坡电压进行比较，利用这种方式控制输出脉冲的占空比，进而能够 起到调节输出端电压值的作用。 ２误差放大电路设计原理 为了使误差放大器能够在电源管理芯片中正常工作，必须满足参 数设计指标，其参数指标值的波动直接影响电源管理芯片的工作性 能。本文中所提出的误差放大电路设计，其参数指标如增益带宽、电源 电压抑制比、开环增益、共模抑制比Ｄ等都需要满足指定的设计要求。 集成的运算放大器不需要很强的输出驱动能力，这是它和标准 运算放大器的主要区别在。集成电路内部使用的运算放大器，其频 率特性、增益带宽和失调等参数指标不需要达到很高的水平就能够 满足ＰＷＭ电源管理芯片的工作要求。由于ＰＷＭ电源管理芯片内部 的工作频率上限设计为１．２ＭＨＺ，所以只要求较低的频率响应速 度，误差放大电路的开环增益只要达到为６０ｄＢ以上即可。本文误差 放大器电路设计中，相位裕度为６０度左右，能够确保稳定，防止自激 振荡似，ｓ 的发生。 ……下转第６５页 ４４ａ 。：／ｎｅｔ．１８５ ／一— ２ 彩．彩 １７ ２ ＞ １，牛 ８ ｇｍ ，ｌ：／ｎｅｔ２１６ 誓 。 —■■ ｄｃ（Ｖ 移 １ 图１误差放大器电路图 表１放大器参数仿真结果 符号 Ｖｏ ｓ Ｉｏ Ｓ 参数 输入失调电压 输人失调电流ｔ 测试条件 ＶｃＭ＝５ Ｖ ＶＣＭ＝５ Ｖ 图２电源电压放大倍数 仿真值 １．３５ ０．０２ 单位 ｍＶ ｕ Ａ Ｉｂ Ｇｖ 输入偏置电流 开环增益 输出摆幅（ｍａｘ Ｏｕｔ￣＜Ｒａｍｐ Ｐｅａｋ－１００ｍＶ） ＶｃＭ＝５ Ｖ ’Ｖｏ＝ｌ ｔｏ ３ Ｖ Ｍｉｎｉｍｕｍ Ｔｏｔａｌ Ｒａｎｇｅ ＶｃＭ＝１．５ ｔ０ ５．５ Ｖ Ｖｉ＝８ ｔｏ ３０ Ｖ ＶｃｏＭＰ＝０ Ｖ ０．３０ ６６．２２ ３．５Ｏ ｌ１７．４ ９２．９ 一０．５ Ａ ｄＢ Ｖ ｄＢ ｄＢ ｍＡ ＣＭＲＲ ＳＶＲＲ Ｉｓ Ｃ 共模抑制比 电源电压抑制比 电路电流 Ｂ｝ 增益带宽 Ｔｊ＝２５℃，Ｇｖ＝０ ｄＢ １．１５ ＭＨｚ ＿｛。；ｌ与应用 — ！ 静一 ＃ ＃∞ ＃ … ＃ ∞ ∞ ＃ 通信技术 ＃ 一 位对齐控制模块通过调节 ＲＯＳＯＵ ＦＣＯ Ｓｈａｒｉｎｇ ＩＮＣ、ＩＣＥ和ＢＩＴｓＬＩＰ３个参数的值来 Ｃｏｒ１ ｔ ｒｏｌ ［二二）—— ） 对接收的ＬＶＤＳ数据进行调整，以消 ＤＡＴＡ 除抖动并对数据位进行对齐。其中 ＡＬＩＧＮＥＩ） ＩＯＤＥＩ ＡＹ ＬＶＤＳ．２５ ＩＮＣ和ＩＣＥ参数用于控制ＩＯＤＥＬＡＹ ．【７：２】 单元产生的接收数据延迟。ＢＩＴＳＬＩＰ ［１：０］ 厂 ＜ 参数用于控制ＩＳＥＲＤＥＳ单元输出并 行数据的顺序。 资源共享控制模块确保在多 ＳＴＡＲＴ ＾ＬＩＧＮ ！： ３ ｒ—丽 路选通器切换到下一通道之前，当 ８ 前通道完成数据对齐。 ＤＡＴＡ一＿ｒ（） ＭＡＣ卜ＩＩＮＥ ＳＥＲＤＥ Ｃ 】～＿ｊ ［３１：２６ ６仿真与验证 Ｍａｓｔｅｒ ［２５；２４ ＬＶＤＳ互联系统设计完成后， 采用Ｍｏｄｅｌｓｉｍ６．５ｄ进行仿真验证， 一≥ 完成仿真后，将接口逻辑加入完整 ＦＰＧＡ逻辑进行系统测试，实际测 试结果表明：基于ＬＶＤＳ接口设计 的高速并行数据传输系统功能正 确，传输速率达到了设计要求。 ７结语 拄意：ＲＸＣＩ ＫＤＩＶ和ＲＸ ｃＬＫ驱动所用的ＩＳＥＲＤＥＳ，包括Ｍａｓｔｅ Ｓ［ａｖｅ 图２接收单元框图 本文通过ＦＰＧＡ设计实现了一 种基于ＬＶＤＳ接口的高速并行数据 管脚都分配了一组Ｉ／ＯＳＥＲＤＥｓ资源。在发送单元设计中主要使用 传输系统，并应用于实际工作环境。实际结果表明该设计对于大量 ＯＳＥＲＤＥＳ资源，实现８：ｌ并串转换器。 发送数据分为测试数据和正式数据两个阶段，～阶段切换由一个 多路并行数据传输有较好的应用前景，同时也为设计需要多个 多路选择器进行。系统初始化后开始发送默认的测试数据，等待接 ＦＰＧＡ协同工作的大型应用提供了一种较为便捷的数据传输方案。 收端进行自动对齐。接收端自动对齐后，将ＴＲＡＩＮＩＮＧ＿ＤＯＮＥ信号 参考文献 置为有效，通过多路选通器发送正式信号。默认的测试数据为 ［１］Ｘｉｌｉｎｘ Ｉｎｃ．Ｖｉｒｔｅｘ－５ Ｕｓｅｒ Ｇｕｉｄｅ（ＵＧ１ ９０（ｖ３．１））．２００７。１ １． ０ｘ２Ｃ。 ５接收单元设计 ５．ｉ接收单元结构 一 ［２］Ｘｉｌｉｎｘ Ｉｎｃ．１ ６一Ｃｈａｎｍｅ］．ＤＤＲ ＬＶＤＳ Ｉｎｔｅｒｆａｃｅ ｗｉｔｈ Ｐｅｒ—Ｃｈａｎｎｅｌ Ａｌｉｇｎｍｅｎｔ （ＸＡＰＰ８５５（ｖ１．０））．２００６．１ ０．［３］Ｘｉｌｉｎｘ Ｉｎｃ．Ｅｆｆｉｃｉｅｎｔ ８Ｘ Ｏｖｅｒｓａｍｐｌｉｎｇ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｓｅｒｉａ］ 接收单元负责将ＬＶＤＳ信号转换为３２位并行数据。接收单元框 Ｄａｔａ Ｒｅｃｏｖｅｒｙ 图如图２所示。 Ｕｓｉｎｇ ＩＤＥＬＡＹ（ＸＡＰＰ８６１（ｖ１．１））．２００７。６． 串并转换模块由ＦＰＧＡ中自带的ＩＳＥＲＤＥＳ单元实现，实现方法 同发送单元。 ……上接第３８页 ＯＶ直流电压的条件下，同相端做４—６Ｖ的直流扫描，图２显示了电源 ３误差放大电路设计 电压放大倍数曲线。 本文所提出的误差放大器电路设计如图１所示，其结构包括三个 ５结语 部分，分别是：输出级、输入级和偏置电路。Ｖｏｕｔ为放大器的输出端， 为了说明本文所提出的误差放大器设计的性能，表１显示了用 Ｖ 为电源电压输入，输入端１７、１８分别是其反相输入端和同相输入 于ＰＷＭ电源管理芯片中误差放大电路的各个电参数的仿真结果。 端，ＶｒｅｆＮ芯片内部提供的５．０Ｖ基准电压，Ｖｄ为偏置电路使能端。 从表１中可以看出，误差放大器的各个电参数指标都符合设计中所 晶体管Ｔ７、Ｔ８共同构成差分对作为放大器的输入信号，通过晶 提出的要求，该误差放大器完全可以应用在基于ＰＷＭ模式的电源 体管Ｔ１０、Ｔ１ １构成的达林顿管输出，依靠这种方式能够增加误差放 管理芯片中。 大电路的带负载能力。Ｔ９、Ｔ１３、Ｔ１４以及部分电阻组成了偏置电路， Ｖｄ作为使能信号给偏置电路提供工作电压，放大器正常工作要求 参考文献 使能信号为高电平。 ［１］朱正涌．半导体集成电路．清华大学出版社，２００３． 电容可以阻止自激振荡的产生，所以补偿电容ｃ加在了输出级 ［２］Ｐａｕｌ Ｒ．Ｇｒａｙ，Ｐａｕｌ Ｊ．Ｈｕｒｓｔ，Ｓｔｅｐｈｅｎ Ｈ．ＬＥＷＩＳ．模拟集成电路的设 和输入级之间，Ｃ＝３５ｐＦ，该电容可以调节误差放大电路的响应频 计与分析．北京：高等教育出版社，２００５． 率，进而起到调节相位裕度的作用（如图１，２）。 ［３］吴铁峰，张鹤鸣，胡辉勇，王斌．一种新的测量放大器的共模抑制比 ４仿真结果与讨论 计算模型．电子器件。２００９，３２（３）：ｐｐ６０１－６０３． ［４］王志功，沈永朝．集成电路设计基础．北京：电子工业出版社，２００４． 利用华越ＳＢ４５技术，考虑误差放大器电路的设计要求，通过上 ［５］刘恩科。朱秉升。罗晋升等．半导体物理学．北京：国防工业出版社。 述的分析，对设计的误差放大器进行开环仿真。在反相端输入为５． ］９９４．
