OPA设计详细文档

1.引言: ................................................................................................................................ 4 2.电路功能描述：.............................................................................................................. 5 2.1 运放的设计指标要求................................................................................................... 5 2.2 要求输出的仿真结果................................................................................................... 6

3.电路整体结构.................................................................................................................. 6 3.1 电路整体结构的选取................................................................................................... 7 3.1.1 输入差分跨导级结构的选择................................................................................ 7 3.1.2 输出级结构的选择................................................................................................ 7 3.1.3 补偿电路................................................................................................................ 7 3.1.4 偏置电路................................................................................................................ 8 3.2 电路符号图(Symbol) ................................................................................................... 8

4.电路工作原理和子电路详细设计.................................................................................. 9 4.1电路工作原理................................................................................................................. 9 4.1.1 单端输出的Folded cascode结构的输入级........................................................... 9 4.1.2 共源放大结构的输出级........................................................................................ 9 Fig 7 电流源负载共源输出级 ..................................................................................... 10 4.1.3 电路的频率特性和补偿方案.............................................................................. 10 4.1.3.1 负反馈电路稳定的条件................................................................................... 10 4.1.3.2 相位裕度和开环频率特性............................................................................... 10 4.1.3.3运放的零极点分布和Miller阻容补偿方法....................................................... 10 4.1.4偏置电路................................................................................................................ 11 4.1.4.1电流偏置............................................................................................................. 11 4.1.4.2电压偏置............................................................................................................. 11 4.2子电路详细设计........................................................................................................... 12

5.电路仿真........................................................................................................................ 15 5.1电路仿真方案............................................................................................................... 15 5.1.1直流参数仿真........................................................................................................ 15 5.1.1.1输入失调电压（Vos）及其温度特性的仿真............................................... 15

5.1.1.2共模电压输入范围（input commom-mode range)的仿真........................... 16 5.1.1.3输出动态范围（output swing）的仿真 ...................................................... 16 5.1.2交流参数仿真........................................................................................................ 17 5.1.2.1开环增益(open loop gain)、增益带宽积(GBW)、相位裕度( phase margin)、增益裕度(gain margin)的仿真.................................................................................. 17 5.1.2.2闭环频率特性仿真......................................................................................... 18 5.1.2.3共模抑制比（CMRR）的仿真..................................................................... 19 5.1.2.4电源电压抑制比（PSRR）的仿真............................................................... 19 5.1.2.5输出阻抗分析................................................................................................. 20 5.1.3瞬态参数仿真........................................................................................................ 21 5.1.3.1转换速率（slew rate）、建立时间（setup time）的仿真............................ 21 5.1.3.2总谐波失真(THD)分析.................................................................................. 22 5.2仿真结果....................................................................................................................... 23 5.2.1参数测试结果列表................................................................................................ 23 5.2.2部分仿真曲线图.................................................................................................... 24 6.开发环境（工具及其版本、厂家、库等）................................................................ 27 7.参考资料........................................................................................................................ 28

表目录：

表一：缩略语清单表二：运放设计指标要求表表三：运放设计仿真结果表表四：不同闭环增益下的测试结果表五：原理图中所有管子的宽长比

图目录：

Fig 1 Opamp整体结构

Fig 2 电路采用的cascode结构 Fig 3 电流源负载的共源级 Fig 4 偏置电路整体图 Fig 5 电路单元符号图 Fig 6 Opamp的整体原理图 Fig 7 电流源负载共源输出级 Fig 8 负反馈系统框图 Fig 9 自电压偏置电路 Fig 10 输入失调电压仿真原理图Fig 11 共模电压输入范围仿真原理图 Fig 12 输出动态范围仿真原理图 Fig 13 开环参数仿真原理图 Fig 14 闭环特性仿真原理图 Fig 15 共模抑制比仿真原理图 Fig16 电源电压抑制比仿真原理图 Fig 17 输出阻抗仿真原理图 Fig 18 转换速率与建立时间仿真原理图 Fig 19 总谐波失真仿真原理图 Fig 20 系统输入失调电压VS温度特性曲线 Fig 21 平均温度系数的计算 Fig 22 闭环带宽幅频曲线图 Fig 23 运放开环的幅频、相频曲线 Fig 24 输出阻抗随频率变化的曲线图 Fig 25 共模抑制比的幅频曲线图

OP AMP设计详细文档

1. 引言:

运算放大器（简称运放）是许多模拟系统和混合系统中的一个非常重要的组成部分，已经成为模拟电路设计中的一种最通用和最重要的集成块。在经过前一段时间理论知识的学习后，进行 OP AMP设计既是对自己学习成果的考察，也是锻炼我们对所学知识的运用能力的重要方式。

关键词：宽长比 (W

摘要：本文详细介绍了 OPA项目设计的指标要求以及根据指标选择电路结构的步骤，分析了电路各部分的工作原理，给出了根据SPEC计算电路各管子宽长比的计算方法，并总结了在实际调试中，为满足 SPEC要求，对各管子参数进行修改的过程和效果，最后将电路的仿真结果和SPEC做了比较。

表一：缩略语清单

缩略语 CMRR PSRR SR TS THD OPA CMIR PM VOS UMC 英文全名 Common Mode Rejection Ratio Power Supply Rejection Ratio Slew Rate Setup Time Total Harmonic Distortion Operational Amplifier Common Mode Input Range Phase Margin Voltage offset United Microelectronics Company 中文解释 共模抑制比 电源电压抑制比 转换速率 建立时间 总谐波失真 运算放大器 共模输入范围 相位裕度 失调电压 台联电公司 2.

设计的放大器采用3.3V电源电压的0.35µmCMOS工艺， cascode结构的两级运算放大器，并用Miller方法进行补偿。

电路功能描述：

2.1 运放的设计指标要求

运放设计指标:

L )、跨导 ( GM )、开环增益 ( Aol )、增益带宽积 ( GBW )、幅频特性、相位裕度( PM )、共模抑制比( CMRR )、电源电压抑制比( PSRR )、转换速率( SR )、建立时间( ST )

如不作特殊说明，以下指标的仿真条件为： Ta=55℃，Vdd=3.3V±5%，RL=10Kohm， CL=3pf，Gain=1，工作温度范围：-10 ~ 85℃，选用chrt0.35u 、3.3V、CMOS工艺。

表二：运放设计指标要求表

参数名 直流开环增益 增益带宽积 闭环带宽 共模输入范围 共模抑制比 输出电压摆幅 转换速率 建立时间 电源电压抑制比 系统输入失调电压 闭环输出电阻 电容负载驱动能力 符号 Aol GBW BWcl 测试条件 最小 规范值 典型 >90 >60 >55 单位 small signal gain=-1,Rf=10Kohm peakshoot<0.5dB small signal 最大 dB MHz MHz CMIR CMRR Vcm=1.65V，f=1kHz SWING RL=100Kohm SR gain=1,step=1.5V TS PSRR Vos Ro THD gain=1,step=1.5V Vdd=3.3V 0.3~3.0 >60 0~2.4 >90 <120 >60 <1 <1 >6 <-75 V dB V V/us Ns dB mV Ohm Pf dB gain=1,f=10KHz RL=10Kohm gain=1 peak overshoot<3dB RL=10Kohm,CL=3pf Vo=1.65±1.2Vpp gain=1,f=100KHz 总谐波失真 电源电流 Iss <700 uA 2.2 要求输出的仿真结果

1、给出系统输入失调电压的温度特性曲线，并求出平均温度系数； 2、给出闭环带宽的幅频曲线，测试0.1dB flatness带宽和-3dB带宽（增益分别 取： -1，-2，-3，-4）； 3、给出开环的幅频、相频曲线； 4、给出输出阻抗随频率变化的曲线； 5、给出共模抑制比的幅频曲线；

3. 电路整体结构

Fig3.1的框图给出了运放的主要部分。CMOS运放的差分跨导级构成了运放的输入级，有时还起从双端差分输入到单端输出的变换作用。通常，整个电路的增益，一大部分是由输入差分级提供的，它还可改善噪声性能和降低输入失调。第二级一般采用反相器。当差分输入级没有完成差分 -单端变换时，就由第二级反相器来完成。如果该运放需要驱动低阻负载，则在第二级后面再接一个缓冲级，以降低输出阻抗并增大输出信号摆幅。偏置电路是用来给晶体管建立适当的静态工作点。另外，要用补偿技术来稳定闭环特性。

Fig 1 Opamp整体结构

3.1 电路整体结构的选取

3.1.1 输入差分跨导级结构的选择

首先，设计指标中要求共模输入电压范围是0-2.4V，而采用的电源电压为0—3.3V，因此要采用PMOS管输入的cascode结构。一级运放的直流开环增益很难超过80dB，因此规范中开环增益大于90dB决定了OPA需要采用二级增益结构；同时，3.3V的电源电压和输出摆幅决定的cascode结构的级数，这里采用二级cascode结构。

Fig 2 电路采用的cascode结构

3.1.2 输出级结构的选择

第二级一般采用反相器结构，考虑到输出摆幅要求在 0.3-3V之间，输出可以采用电流源负载的共源级。这种电路结构的负载上的电压不是紧随其负载阻抗变化而变化，既可以在提高M2管输出电阻的情况下保持M2管的漏源电压不

Fig 3 电流源负载的共源级

变，这样就可以提高输出摆幅并调节增益。

3.1.3 补偿电路

Miller补偿采用添加补偿电容的方法把主极点向低频移动，非主极点向高频移动来实现极点分离，从而改善运算放大器的频率特性，添加补偿电阻来减小右半平面的零点对

系统稳定性的影响。

3.1.4 偏置电路

偏置电路提供电路中所用的所有偏置电压，Vb3为P2管提供偏置电流，Vb1为N0、 N1管提供偏置电压，Vb2为N2、N3管提供偏置电压。在实际电路中，为了满足匹配，偏置电路中管子的长度应该与运放中相应得管子的长度相等。

Fig 4 偏置电路整体图

3.2 电路符号图(Symbol)

如图Fig4所示，Opamp以及测试电路中所用的各种单元的符号图都包含在内。

Fig 5 电路单元符号图

Fig 6 Opamp的整体原理图

4.

电路工作原理和子电路详细设计

4.1电路工作原理

在实际中采用的运放结构中，输入信号通过第一级的差分跨导运算放大级，输入第二级高增益级，同时用Miller补偿电路来稳定闭环特性，偏置电路提供所有的偏置。

4.1.1 单端输出的 Folded cascode结构的输入级

首先，由于输入共模电压范围是0-2.4V，采用的电源电压为0—3.3V，因此要采用 PMOS管输入，同时在第一级电路中运用cascode结构能获得优良的噪声性能，通过增加 cascode结构的输出电阻可以有效地增大整个运放的增益，同时cascode结构在共模输入、电源驱动、电源电压抑制比等性能上也有优于其它结构的方面。

4.1.2 共源放大结构的输出级

Fig 7 所示实际采用的PMOS管输入的电流源负载共源输出级。这种电路结构的负载上的电压不是紧随其负载阻抗变化而变化，能很好的满足输出摆幅的要求。

Fig 7 电流源负载共源输出级

4.1.3 电路的频率特性和补偿方案

4.1.3.1 负反馈电路稳定的条件

稳定系统中，增益相交必定发生

βH

在相位相交之前，即

必须在 ∠βH达到 −180° 之前下降至1。 Fig 8 负反馈系统框图

4.1.3.2 相位裕度和开环频率特性

相位裕度定义为 PM= 180° + ∠βH (ω =ω1) ，当PH=60°时，反馈系统得阶跃响应出现小的

减幅振荡现象，可提供快速稳定。对于更大相位裕度，虽然系统更加稳定，但时间响应减慢了，因此，PH=60°通常是最合适的相位裕度。常用的运放电路包含许多极点，运放必须通过补偿来修正开环传输函数，以使闭环电路稳定，并且时间响应性能良好。

4.1.3.3运放的零极点分布和 Miller阻容补偿方法

对于用Miller方法补偿的二级运算放大器来说，起主要作用的零极点如下：

P1是左半平面主极点，也称为 Miller极点，用来实现所需要的补偿，从直观上看，它是由补偿电容产生的。P2是输出极点，它至少等于 GBW，主要取决于 Opamp输出处的负载电容。Z1是右半平面的零点，它在增加环路增益的同时增加了负相变，增大了系统的不稳定性，零点来源从输入到输出的两条不同的信号通路。通过上面的式子能得出单位增益带宽：

4.1.4偏置电路

4.1.4.1电流偏置

如Fig 4 所示，一个外部10µA的主电流参考源，通过电流镜镜像为电路提供各种各样的电流源偏置。Vb3为P2和P10管提供偏置电流。一个内部 Cascode结构(N6、N7)为N0、 N1、N2、N3提供偏置。

4.1.4.2电压偏置

第一级中Cascode结构(P3、P4、P5、P6)的偏置是由电压自偏置来实现的。

Fig 9 自电压偏置电路

4.2子电路详细设计

4.2.1选择最小器件长度 设计的运放采用3.3V电源电压的0.35µmCMOS工艺，

由此，器件的最小长度是 0.35µm。

4.2.2选择补偿电容

对于一个两极点、一右半平面零点的系统，如果它的零点在10倍的单位增益带宽之外，那么要得到60°的相位裕度，第二个极点必须在2.2倍的单位增益带宽之外。即：

gg CCmΙΙ mΙ

Z=> 10GB = 10c c

1

mΙΙ mΙ gg GB = 2.2P => 2.22 C

ΙΙ c

C

g

g ⇒> 10 = 10 > 2.2 ΙΙ ΙΙ Lc

CCC C

⇒ Cc > 0.22CL = 0.22 ⋅3pF = 0.66 pF

mΙΙ mΙ mΙ mΙ

gg

取补偿电容为 Cc =1pF

4.2.3根据给定的电流值确定各支路的电流

1.PMOS输入管的电流源电流，即电流源P2管的电流： P2

管的电流取决于转换速率(SR) IP2 = SR ⋅Cc = 60V

µs ⋅1pF = 60µA 2.电流源N2、N3的电流：

为了保证在最坏的情况下有电流流经P3、P4管， IN 2 =IN 3 = 1.2IP2 −1.5IP2 ，实际取 I = I = 90µA

N 2 N 3

3.输出级电流源N4电流：总电流要求小于 700μA，输出电流尽量大，取 IN 4 =360µA 。

4.2.4求满足 GBW要求的输入管P1、P2的宽长比 SP1, 2

规范中要求GBW〉60MHz，考虑到P0、P1、P2管的VDS不能取太小，在计算中，取 GBW为100MHz。

⇒ gmΙ= GBW ⋅ Cc = 100M ⋅1pF ⋅ 2π= 628µs

g(378µs) ? ⇒ S K PP⋅I 10 ⋅ 60µA= S 2

== = 658

m 1 2

2

P1 P0

4.2.5确定输出管 P7的宽长比 SP7

C

g> 2.2g= 6.6 ⋅ 200πµs = 4146µsCc

L

mΙΙ

mΙ

⇒ IP7 = 360µA

? g4146µ⇒ SP== = 2388 2KI 2 ⋅10µ⋅ 360µA 7 PP7

m

ΙΙ

2

4.2.6选择补偿电阻

在两级运放中的右半平面的零点给系统造成了不稳定性，可以通过添加与补偿电容串联的补偿电阻来左移零点至左半平面，甚至可以消除一个非主极点。通过下面的公式来确定补偿电阻。

C+ C3pF +1pF

R≈= = 965 ≈ 1K mΙΙ c

gC 4146µs ⋅1pF

L

c

Z

4.2.7确定 Cascode结构的宽长比

考虑到极点的分布，取VDSP3 =VDSP4 = 0.5V ，VDSP5 =VDSP6 = 0.3V ，VDSN 0 = VDSN1 = 0.3V 2

22343===SDSP S = 72 ⋅ I2 ⋅90µA

KP ⋅VDS 10 ⋅(0.5) 2 ⋅ I 2 ⋅ 90µA

DSP P

22365===SDSP S= 200

DSP

P

KP ⋅VDS 10 ⋅(0.3) 2 ⋅ I2 ⋅90µA

N

S= 28.8 22010===SDSN N ⋅VDS 25 ⋅(0.3) K

DSN

4.2.8确定电流镜的宽长比 首先确定

PMOS输入管的电流源P2管宽长比

V DSP= V −V (MAX ) −V −= 3.3 − 2.4 − 0.7 −= 0.2 − 0.096 = 0.104V 2 DDIN TP0

K PP⋅ S 10 ⋅ 658 0 2 ⋅ I2 ⋅ 60

S P== = 1109 22 2

K ⋅V 10 ⋅(0.104) P DSP2

P2

I60µA

P2

I90µA S P= S =⋅1109 = 1663.5 10 P2

IP2 60µA

P10

I 10µA S P= S =⋅1109 = 184 11 P2

IP 2 60µA

P11 4.2.9计算电压偏置管N6、N7的宽长比

SN 6 =SN 0 = SN1 ， SN 7 = SN 2 = SN 3

5. 电路仿真

5.1电路仿真方案

5.1.1直流参数仿真

5.1.1.1输入失调电压（Vos）及其温度特性的仿真

定义：实际运放中，当输入信号为零时，由于输入级的差分对不匹配及电路本身的偏差，使得输出不为零，而为一较小值，该值为输出失调电压，折算到输入级即为输入失调电压（VOS）。

Fig 10 输入失调电压仿真原理图

5.1.1.2共模电压输入范围（input commom-mode range)的仿真 定义：对理想

运放，当输入共模电压时，输出应为零（即保持共模电压不变），而对实际运放，输入共模电压时，输出不为零，当共模电压超过一定值时，运放不能再对差模信号进行正常放大。在正向共模电压不断增大时，使得共模抑制比（CMRR）下降6dB

时的共模电压为正向共模输入电（Vicm(+)），同理，CMRR下降6dB时的负向共模输入电压为Vicm(-)。则共模输入范围为：Vicm(-)~Vicm(+)。

1. 测试Vo波形呈线性变化时对应Vi的范围；

2. 测试线性变化时的斜率，斜率的倒数即为CMRR；

3. CMRR向上下降6dB和向下下降6dB时对应的Vi变化范围即为共模电压输入范围。

Fig 12 输出动态范围仿真原理图

Fig 11 共模电压输入范围仿真原理图

5.1.1.3输出动态范围（output swing） 的仿真 定义：输出动态范围是在额定的

电源电压和额定的负载情况下，运放可提供的没有明显失真的最大输出电压范围。 在0~Vdd范围内，对电路进行DC分析：观察Vo点波形，测试输出电压的线性跟踪范围，即为输出动态范围。为确信其间，做完DC分析之后，还应做TRAN分析加以验证： 不断加

大输入信号的幅度，直至输出信号有明显失真，此时的输出电压的幅度，即为输出动态范围。

Fig 13 开环参数仿真原理图

1. 1.2交流参数仿真

2. 1.2.1开环增益(open loop gain)、增益带宽积(GBW)、相位裕度( phase

margin)、增益裕度(gain margin)的仿真 定义： 开环增益：低频工作时(<200Hz)，

运放开环放大倍数； 增益带宽积：随着频率的上升，A0会开始下降，A0下降至0dB 时的频率即为GBW； 相位裕度：为保证运放工作的稳定性，当增益下降到0dB时，相位的移动应小于180度，一般 取余量应大于60度，即相位的移动应小于120度； 增益裕度：为保证运放稳定性，除相位裕度外，还应保证：当相位移动达到180度时，增益要小于0dB，一般要有10dB裕量，即当相位移动达到180度时，增益要小于-10dB。

5.1.2.2闭环频率特性仿真 闭环频率特性是与开环频率特性相关的，它是开环频率特性

的一种验证，如果开环时的相位裕度不够，在闭环曲线的转折频率处就会出现过冲，相位裕度越底，过冲越大，一般在相位裕度为70deg以上时，才没有过冲。由于过冲的存在，在仿真闭环频率特性时，

以0.1dB平坦带宽为衡量标准，即增益随频率的变化小于0.1dB的带宽，很显然，在不同的应用场合，变化范围是可以不一样的。

Fig 15 共模抑制比仿真原理图

Fig 14 闭环特性仿真原理图

5.1.2.3共模抑制比（CMRR）的仿真 定义：CMRR即为差模电压增益与

共模电压增益之比，并用对数表示。

CMRR = 20log(Aid / Acm) CMRR越大，则运放的对称性越好。

5.1.2.4电源电压抑制比（PSRR）的仿真 定义：PSRR可用下式表示：

PSRR=-20log[(1/Av)*(dVo/dVdd)] 当双电源供电时，电路的参考点电位一般是零电位点（GND），此时应分别给出正、

负电源Vdd和Vss的PSRR；而对单电源供电情况，电路的参考点电位一般是GND，此时只要给出电源电压的PSRR即可。正电源电压用PSRR+，负电源电压用PSRR－表示。

Fig16 电源电压抑制比仿真原理图

5.1.2.5输出阻抗分析 定义：输出阻抗是指运放闭环应用时的输出阻抗，如果把闭环

系统作为一个电压源

来看，则输出阻抗即为该电压源的源电阻。仿真时，对输出电流源进行交流分析，（注意电流源的DC电流要与实际应用时的相等，因为在不同的负载电流条件下，输出阻抗不

相等），测试输出电压的波形，即为输出阻抗的频率曲线，将dB值直接转换成绝对值即可。

Fig 18 转换速率与建立时间仿真原理图

Fig 17 输出阻抗仿真原理图

5.1.3瞬态参数仿真

5.1.3.1转换速率（slew rate）、建立时间（setup time）的仿真 定义：转

换速率：运放输出电压对时间的变化率，在测试转换速率时，应取最大变化率。建立时间：表示大信号工作时运放性能的一个重要参数，是指运放接成跟随器（或增益为-1的反向放大 器时，输入阶跃大信号（Vi），输出电压从开始响应到稳定值为止

的时间。稳定值的误差范围一般为0.1%Vi. 建立时间既表示了运放的转换速率，又表示了其阻尼特性（与Phase margin有关）。

5.1.3.2总谐波失真(THD)分析

定义：由于电路的弥散性，使得单频信号经过系统之后，不再是纯单频，而且包含了单频的各次谐波成分。

5.2仿真结果

Fig 19 总谐波失真仿真原理图

5.2.1参数测试结果列表 表三：运放设计仿真结果

表

参数名 直流开环增益 增益带宽积 共模输入范围

符号 Aol 测试条件

典型值 >90 >60 0~2.4

实测值 92.51 .57 0~2.4 95.2

单位 dB MHz V dB V V/us ns dB mV Ohm Pf

GBW small signal CMIR

Vcm=1.65V，

共模抑制比 CMRR f=1kHz

输出电压摆幅 SWING RL=100Kohm

SR gain=1,step=1.5V 转换速率

建立时间 TS gain=1,step=1.5V 电源电压抑制比 PSRR Vdd=3.3V

系统输入失调电

压 闭环输出电阻 电容负载驱动能

力

>90

0.3~3.0 0.3~3.0 >60 65.298 <120 >60 <1

118 78.91 0.1745 82.12m 6

Vos Ro

总谐波失真 电源电流

gain=1,f=10KHz <1 RL=10Kohm >6 gain=1 peak overshoot<3dB

THD RL=10Kohm,CL=3<-75

p fVo=1.65±1.2Vpp

gain=1,f=100KHz

表四：不同闭环增益下的测试结果 Iss <700

-1 27.54 -2 7.079 -3 4.074 -79.59 dB

720.82

uA

增益 0.1dB flatness带宽（MHz） -4 2.951 -3dB带宽（MHz） 85.1138 85.1827 84.5737 84.1299

表五：原理图中所有管子的宽长比

管名 P0 P1 P2 P3 P4 P5 宽长比 658 658 1109 72 72 200 管名 P6 P7 P10 P11 N7 宽长比 200 2388 1663.5 184 28.8 管名 N0 N1 N2 N3 N4 N6 宽长比 80 80 28.8 28.8 115.2 80 5.2.2部分仿真曲线图

Fig 21 平均温度系数的计算

Fig 20 系统输入失调电压VS温度特性曲线

平均温度系数的计算：对 Fig 20 输入失调电压VS温度特性曲线求导，再取平均数即可求得平均温度系数，具体的计算过程如Fig 21 所示：

Fig 23 运放开环的幅频、相频曲线

Fig 22 闭环带宽幅频曲线图

Fig 25 共模抑制比的幅频曲线图

Fig 24 输出阻抗随频率变化的曲线图

.椀最..煑Ⅺ酢..ｎ.齓.﹖

.椀最.椀最..沏扣.._...蝳灥ｎ......齓ｎ..﹖齓 .﹖

.椀最...椀最.._...葶獞.....醘..灥葶醘.. .靻

.椀最..煑Ⅺ酢..葶.醘..﹖ .椀最....祲.ｎ.齓.﹖ .椀最..鎏.....ｎ.齓.﹖

.椀最..鎏..面ｎ.齓.﹖

6. 开发环境（工具及其版本、厂家、库等）

在Cadence的Design FrameworkⅡ(Version 4.4.6)环境下启动Analog Artist进行电路原理图的输入和电路仿真等，选用chrt0.35u 、3.3V、CMOS工艺的工艺库。

.椀最..煑Ⅺ.譓鎏救..ｎ.齓.﹖

.椀最. ..鎏救...譓嘀匀..祲...

.椀最......ｎ.齓.﹖

䘀椀最. 鎏救...譓ｎ.齓.﹖ .椀最..鎏..面辖醘蝳..葶..﹖

.椀最.......醘..﹖